Всего 21 товар
Что представляет собой каталог JPC в контексте архитектуры 2026 года?
Каталог JPC (JPC Connectivity) включает компоненты физического уровня (Layer 1) для Enterprise-сегмента: активные и пассивные медные кабели (с пропускной способностью до 1.6 Тбит/с), оптические трансиверы и коннекторы систем жидкостного охлаждения (СЖО) стандарта OCP. Решения базируются на интерфейсах OSFP и QSFP-DD, обеспечивая интеграцию кластеров высокопроизводительных вычислений (HPC) с шиной PCIe 6.0.
Важным аспектом обновленной номенклатуры 2026 года является аппаратная поддержка протоколов CXL 3.1. Кабели JPC обеспечивают физическую среду для выноса пулов памяти (Memory Disaggregation) за пределы серверного шасси, гарантируя минимальное затухание сигнала при маршрутизации CXL-трафика через внешние стойки. Продуктовая матрица разделена на три вектора:
-
Интерконнекты (High-Speed Cables & Transceivers): AEC, ACC, DAC кабели и оптика (400G, 800G, 1.6T).
-
Энергообеспечение (Power Connectivity): Шинопроводы (Busbars) и кабели ORV3 AC Whip.
-
Теплоотвод (Thermal Management): Коннекторы Universal Quick Disconnect (UQD).
Как работают интерконнекты JPC 800G и 1.6T?
Интерконнекты JPC 800G и 1.6T используют многоуровневую импульсно-амплитудную модуляцию (PAM4) для передачи данных по стандартам Ethernet 802.3df и InfiniBand XDR. Физический уровень опирается на 8 или 16 электрических линий (lanes), каждая из которых обеспечивает пропускную способность 100 Гбит/с или 200 Гбит/с.
В активных электрических кабелях (AEC) интегрированы цифровые сигнальные процессоры (DSP) на концах коннекторов. Процессоры выполняют ретайминг (retiming) и эквализацию сигнала, компенсируя вносимые потери (Insertion Loss) и снижая коэффициент битовых ошибок (BER) до значений $< 10^{-15}$ (post-FEC).
Задержка (Latency) самого DSP-чипа составляет 200-300 нс. Однако инженерам необходимо закладывать дополнительный оверхед на алгоритмы прямой коррекции ошибок (Forward Error Correction, FEC), абсолютно обязательные для декодирования PAM4 на скоростях 1.6T. В многоуровневой топологии Leaf-Spine эти микросекундные задержки накапливаются на каждом хопе (ToR -> Spine -> ToR), что требует математического моделирования при синхронизации GPU-вычислений.
Триангуляция: В чем отличия AEC, ACC и DAC кабелей JPC?
При проектировании Top-of-Rack (ToR) коммутации архитекторы сталкиваются с выбором между тремя типами медных соединений. Пассивные кабели прямого подключения (DAC) не содержат активных компонентов, потребляют 0 Вт (TDP), но физически ограничены длиной до 1.5 метров при скорости 800G (калибр AWG 26-30) из-за полного затухания высокочастотного сигнала.
Активные медные кабели (ACC) включают аналоговые редрайверы (Redrivers), что увеличивает дальность до 3 метров при TDP от 2 до 5 Вт на порт. Активные электрические кабели (AEC) используют полноценные DSP-чипы, позволяя пробивать дистанцию до 7 метров, но требуя энергобюджет до 20 Вт на порт (для версии 1.6T).
|
Метрика (1.6T) |
JPC Passive DAC |
JPC Active ACC (Analog) |
JPC Active AEC (Digital) |
JPC Optical Transceiver |
|
Максимальная длина |
1.5 м |
3.0 м |
7.0 м |
> 100 м (OM4/SMF) |
|
TDP на порт |
0 Вт |
2 - 5 Вт |
15 - 20 Вт |
25 - 30 Вт |
|
Компоненты |
Только медь |
Аналоговый усилитель |
DSP-чип (Retimer) |
Лазеры (VCSEL/SiPh), DSP |
|
Базовая задержка |
< 1 нс |
< 2 нс |
~ 200-300 нс |
~ 200-300 нс + оптика |
Как работает система жидкостного охлаждения UQD в OCP стойках?
Коннекторы JPC UQD04 обеспечивают механизм прямого жидкостного охлаждения (Direct Liquid Cooling, DLC) серверных узлов, интегрируя локальный контур теплоносителя в общую систему распределения (CDU). Коннекторы базируются на спецификациях Intel Universal Quick Disconnect Rev 1.0 и поддерживают рабочее давление до 10 бар (145 psi).
Критическим параметром при проектировании является выбор материала уплотнительных колец (O-rings) коннектора. JPC предоставляет вариации из EPDM для водно-гликолевых смесей и FKM (фторкаучук) для совместимости с синтетическими ПАО-маслами и фторкетонами, что полностью исключает химическую деградацию уплотнителя. При физическом отключении клапаны (dry-break valves) блокируют поток жидкости за < 0.1 секунды. Пропускная способность коннектора UQD04 составляет до 15 литров в минуту (LPM), что по теплотехническим расчетам позволяет отводить тепло от конфигураций с TDP свыше 10 кВт на узел.
Как добиться максимального результата при интеграции в локальные (RU) ЦОД?
Максимальная операционная эффективность в условиях гео-контекста RU (2026 год) достигается за счет гранулярного планирования CAPEX и адаптации к локальным реестровым решениям. Закупка тяжелой оптики для коротких соединений внутри стойки квалифицируется как овер-инжиниринг; AEC-кабели покрывают 90% внутристоечных дистанций.
При интеграции необходимо учитывать следующие инженерные аспекты:
-
Аппаратная совместимость (Hardware Lock-in): Проверить микрокод EEPROM кабелей JPC на предмет совместимости с вендор-локами коммутаторов из реестра Минпромторга (в частности, со старшими линейками Eltex, QTECH или Булат), а также с хост-адаптерами NVIDIA ConnectX-7/8, поступающими по параллельному импорту.
-
Энергетический баланс: Использование AEC на 1.6T (20 Вт/порт) в ToR-коммутаторе на 64 порта добавляет 1.28 кВт тепловыделения на уровне 1U, что требует пересмотра воздушных коридоров стойки.
-
Консолидация питания: Использование шинопроводов (Busbars) ORV3 от JPC позволяет передавать до 18 кВт на полку питания при 48V DC, что минимизирует потери на преобразовании тока для GPU-серверов.
Совет эксперта (Senior Infrastructure Architect):
«При проектировании Leaf-Spine сетей на скорости 800G/1.6T мы отказываемся от использования оптики на дистанциях до 5 метров. JPC AEC снижают изначальный CAPEX на порт примерно на 30-40% по сравнению с парой трансиверов OSFP и патч-кордом. Однако вы обязаны закладывать дополнительные ватты в тепловой бюджет ToR-коммутатора и считать стоимость отведения этого тепла на дистанции нескольких лет».
Какие существуют компромиссы (Trade-off Analysis)?
Переход от классических решений к топологиям на базе JPC AEC и UQD сопровождается строгим компромиссом между первоначальными затратами (CAPEX), операционными расходами (OPEX) и плотностью вычислений.
Для скоростей 800G+ переход на AEC является физической необходимостью на длинах от 2 метров. Снижение стартового CAPEX (по сравнению с оптикой) должно быть верифицировано через призму OPEX. Дополнительные 15 Вт на каждый активный порт генерируют концентрированное тепло в зоне коммутатора. На горизонте планирования 3-5 лет затраты энергии на кондиционирование (потребление узлов CRAC/CRAH) для отвода этого тепла могут нивелировать стартовую экономию бюджета. Дополнительно DSP-микросхема в кабеле становится новой точкой отказа, снижая общий показатель MTBF (Mean Time Between Failures) канала связи.
Внедрение СЖО на базе JPC UQD позволяет размещать серверы с плотностью до 120 кВт на стойку. Обратной стороной является необходимость инсталляции магистральных коллекторов в стойку и локальных распределительных станций (In-Row CDU). Это требует адаптации инженерной инфраструктуры машзала под усиленные динамические и статические нагрузки, а также внедрения строгих протоколов работы с теплоносителями в гермозоне.
FAQ
Чем отличается AEC от DAC кабеля?
Пассивные DAC-кабели не имеют электронных компонентов, потребляют 0 Вт, но ограничены длиной 1.5 метра на скорости 800G из-за затухания сигнала. Активные AEC-кабели оснащены DSP-процессорами на коннекторах, что позволяет передавать данные на 7 метров, но увеличивает энергопотребление до 15-20 Вт на каждый порт.
Подходят ли коннекторы JPC UQD для иммерсионного охлаждения?
Нет, коннекторы серии UQD разработаны исключительно для систем прямого жидкостного охлаждения (Direct Liquid Cooling) с применением водоблоков (Cold Plates). Они обеспечивают быстрое подключение локального контура сервера к распределительным блокам CDU, а не погружение серверов в диэлектрические ванны.
Какая задержка у кабелей JPC 1.6T?
Физическая задержка DSP-чипа в активных кабелях составляет около 200-300 наносекунд. Однако при расчете кластера необходимо обязательно учитывать более весомые алгоритмические задержки прямой коррекции ошибок (FEC), которые являются стандартом для многоуровневой модуляции PAM4 на скоростях 1.6T.