Каталог товаров
0
Корзина
Пустая корзина

В корзине пока ничего нет

Вы можете начать свой выбор с нашего каталога товаров или воспользоваться поиском, если ищете что-то конкретное.

Выбрать товары
Итоговая стоимость
+
Отложенные
Пустая корзина

В корзине пока ничего нет

Вы можете начать свой выбор с нашего каталога товаров или воспользоваться поиском, если ищете что-то конкретное.

Выбрать товары
Итого

Инженерная база знаний: Архитектура вычислительных подсистем и аппаратный сайзинг ядер (vCPU / SMT)

Сергей Коваль
Автор статьи: Сергей Коваль
(koval@andpro.ru) Опубликовано: 16 февраля 2021 Изменено: 21 апреля 2026
Архитектура вычислительных подсистем и аппаратный сайзинг ядер (vCPU / SMT) Инженерный разбор методологии профилирования процессорных мощностей в корпоративной инфраструктуре. Отказ от B2C-дискуссий о «важности ядер и потоков» в пользу строгого архитектурного сайзинга: анализ технологии одновременной многопоточности (SMT / Hyper-Threading), регламент распределения логических vCPU в средах виртуализации (VMware / zVirt), устранение узких мест однопоточной производительности (Single-Thread) и балансировка нагрузок в рамках NUMA-узлов.

В корпоративном проектировании ИТ-инфраструктуры прямое противопоставление физических ядер и логических потоков является технически некорректным. Аппаратный сайзинг серверных платформ базируется на анализе архитектуры конвейера инструкций процессора и профилировании целевой рабочей нагрузки (Workload).

Ошибки на этапе сайзинга CPU (например, избыточное выделение vCPU виртуальным машинам без учета физической топологии кристалла) неизбежно приводят к состоянию процессорного голодания (CPU Ready Time) на уровне гипервизора и деградации производительности бизнес-сервисов.

Архитектура SMT: Физика процессов

Логические потоки не являются физическими вычислительными модулями. Технологии одновременной многопоточности (Simultaneous Multithreading — SMT у AMD или Hyper-Threading у Intel) представляют собой архитектурный метод повышения утилизации конвейера исполнительных устройств физического ядра.

При выполнении однопоточного кода ядро часто простаивает в ожидании данных из оперативной памяти или кэша (Memory Latency). Активация SMT позволяет операционной системе видеть одно физическое ядро как два логических (vCPU). Пока первый поток ожидает загрузки данных в регистры, исполнительный конвейер ядра переключается на обработку инструкций второго потока.

Важно понимать: SMT не удваивает производительность. В зависимости от профиля нагрузки (соотношения целочисленных операций и вычислений с плавающей запятой), активация многопоточности дает прирост совокупной пропускной способности (Throughput) на уровне 15–30%.

Матрица профилирования рабочих нагрузок

Решение об использовании SMT и выбор процессоров с высокой частотой или с большим количеством ядер (High Core Count) жестко диктуется типом приложения.

Профиль Enterprise-нагрузки

Инженерный регламент сайзинга CPU

Статус SMT (Hyper-Threading)

Среды виртуализации (VDI / IaaS)

Максимизация количества ядер. Оптимизация соотношения vCPU к физическим ядрам (обычно от 3:1 до 5:1 в зависимости от профиля утилизации).

Активирован. Позволяет гипервизору эффективнее планировать кванты времени для множества независимых VM с низкой утилизацией.

Тяжелые СУБД (MS SQL / PostgreSQL)

Баланс между базовой тактовой частотой и количеством ядер с учетом Per-Core лицензирования.

Активирован. Ускоряет обработку множественных параллельных транзакций (OLTP) небольшого объема.

1С:Предприятие (Сервер приложений)

Экстремальная оптимизация под частоту (Frequency-Optimized). Максимизация Single-Thread производительности.

Опционально. При возникновении конфликтов за кэш L3 в высоконагруженных кластерах SMT рекомендуется отключать на уровне BIOS.

High-Frequency Trading (HFT) / HPC

Выделение эксклюзивных физических ядер под конкретные процессы (CPU Pinning).

Отключен. SMT вносит микросекундный джиттер (Jitter) при переключении контекста, что недопустимо в системах реального времени.


Балансировка NUMA-доменов и сайзинг vCPU

При проектировании виртуальной инфраструктуры на базе двухсокетных (Dual-Socket) платформ критическим фактором становится топология NUMA (Non-Uniform Memory Access).

Каждый физический процессор контролирует собственный банк оперативной памяти. Обращение логического потока к памяти соседнего процессора через межузловой интерконнект (UPI / Infinity Fabric) добавляет аппаратные задержки.

Архитектурный стандарт 2026 года требует настройки vNUMA на уровне гипервизора: виртуальная машина (VM) не должна получать количество vCPU, превышающее количество логических потоков в рамках одного физического NUMA-узла (домена). Нарушение этого правила (Wide-VM) приводит к фрагментации памяти и резкому падению скорости отклика базы данных.

Резюме

Сайзинг вычислительной подсистемы — это задача математического вычисления пропускной способности конвейера процессора для конкретного бизнес-кода. Оценка серверов через бытовую призму «чем больше ядер и потоков, тем лучше» приводит к неэффективному расходованию CAPEX и деградации производительности в однопоточных приложениях. Проектирование архитектуры ЦОД требует точного профилирования (Benchmarking) нагрузок на этапах Proof of Concept (PoC) для определения оптимального баланса между тактовой частотой и количеством логических тредов.

Технический аудит и экспертная оценка: Сергей Коваль

Также вас может заинтересовать